我正在使用Altera Quartus 2来做一个自定义的8位处理器,并且需要永远在我的笔记本电脑上进行编译.我只是使用模拟并在原理图(框图)和VHDL中制作我的处理器.现在编译需要大约10分钟,这是一个痛苦,因为我更多的是在项目的调试阶段,我必须修复内部时间并进行很多很少的更改,看看会发生什么.
我实际上并没有把它放在FPGA上,所以我需要"fitter"和"assembler"的编译阶段吗？
我可以更改一个lpm_ram_dq的内存文件的内容并在模拟中测试它而无需重新编译吗？
总之,任何人都知道如何使其编译更快？
京公网安备 11010802040832号 | 京ICP备19059560号-6 