为什么摩尔定律需要并行计算？

这是我的一本CS教科书中的一个问题.我很茫然.我不明白为什么它必然会导致并行计算.有人想指出我正确的方向吗？

摩尔定律刚刚说,价格合理的集成电路上的晶体管数量每两年就会增加一倍.

关于速度或晶体管密度或管芯尺寸的观察结果与原始观察结果有些正交.

这就是为什么我认为摩尔定律不可避免地导致并行计算:

如果你把晶体管的数量增加一倍,那你打算用它们做什么呢？

更多说明!

更广泛的数据类型!

浮点数学!

更多缓存(L1,L2,L3)!

微动作!

更多管道阶段!

分支预测!

投机执行!

数据预取!

单指令多数据!

最后,当你实现了所有可以想到使用所有这些额外晶体管的技巧时,你最终会想到:为什么我们不在芯片上做那些很酷的技巧TWICE？

巴达宾.巴达热潮.多核是不可避免的.

顺便提一下,我认为目前具有多个相同CPU内核的CPU的趋势最终也会消退,未来真正的处理器将拥有一个主内核,一组通用内核和一系列专用协处理器(如一个显卡,但与CPU和缓存一起使用).

IBM Cell处理器(在PS3中)已经有点像这样了.它有一个主核心和七个"协同处理单元".

一个字 - 热.

由于无法在当前晶体管级散热,工程师正在利用他们每个不断增长的晶体管预算来创建更多内核,而不是创建更复杂(和热)的流水线和更快的处理器.

摩尔定律根本没有死 - 摩尔定律是关于给定成本的晶体管密度.事实上,由于各种原因(如市场营销),工程师决定使用他们的晶体管预算来增加时钟周期.现在他们决定(因为热量问题)开始使用晶体管进行并行,加上64位计算并降低功耗.

摩尔定律描述了由于在电路板上增加了更多晶体管,芯片性能有效翻倍的趋势.

由于器件尺寸没有增加(如果反之亦然),那么由于芯片技术变得越来越小并且制造变得越来越好,这些额外晶体管的空间显然也变得可用.

然而,在某些时候,您将达到晶体管无法进一步最小化的阶段.由于产生的热量和所涉及的制造成本,也不可能将芯片的尺寸增加到超过某一点.

这些限制需要一种提高性能的方法,而不仅仅是生产更复杂的芯片.

一种这样的方法是在并行架构中采用更便宜和更简单的芯片,另一种方法是从传统的集成芯片转向类似量子计算的东西 - 其定义是并行处理.

值得注意的是,这个问题的标题更多地与观察到的法律结果(性能增加)有关,而不是实际的法律本身,这主要是对晶体管数量的观察.

我认为这是免费午餐的参考文章

基本上,关于晶体管密度的摩尔定律的原始版本仍然存在.但是,关于处理速度每xx个月加倍的一个重要的衍生法则已经触底了.

因此,我们面临的未来处理器速度只会略有上升,但我们将拥有更多核心和缓存.